Video yükleniyor...

Video Yüklenemedi

Ana Sayfaya Dön

Playing around with ASIC render concepts. Need to work on visually differentiating the "active" module a bit more, but I think the bones are here.

56,199 görüntüleme • 1 ay önce •via X (Twitter)

7 Yorum

Matthew Venn profil fotoğrafı
Matthew Venn1 ay önce

Have you seen ? For example this works great:

Ben Conrad profil fotoğrafı
Ben Conrad1 ay önce

The grid. A digital frontier...

NanoPirate profil fotoğrafı
NanoPirate1 ay önce

Beautiful 🙌

LїckLїck🐈fellacat profil fotoğrafı
LїckLїck🐈fellacat1 ay önce

that's pretty neat!

0xkato profil fotoğrafı
0xkato1 ay önce

In the X video, the active module reads clearly over green substrate, but loses separation in the angles where its pale interconnect texture crosses dense white routing below

BreakingTaps profil fotoğrafı
BreakingTaps1 ay önce

Agreed! Trying variations to lift / explode the active module more, and make the background less busy (darker colors, transparency, etc). Cheers!

FPGA Bandera profil fotoğrafı
FPGA Bandera1 ay önce

Cant you use some kind of variation of map graphs?

Benzer Videolar